失效分析（FA）是利用各種方法檢測設備的失效位置和失效模式的技術(shù)。需要及時反饋有關(guān)這些故障的信息，以提高生產(chǎn)中設備的質(zhì)量和可靠性。
開封（解封）/去層是整個FA程序中的關(guān)鍵技術(shù)之一。該技術(shù)用于去除鈍化并揭示設備的底層以供后續(xù)檢查。酸脫蓋和等離子脫蓋技術(shù)廣泛用于脫封。使用硝酸和硫酸等溶液進行酸脫蓋是一種有用的鈍化去除技術(shù)，但有時會導致銅線和鋁線等金屬線腐蝕。使用干法蝕刻技術(shù)的等離子體脫蓋工藝比酸性脫蓋工藝慢，但這些工藝可以去除特定的材料層，并以高選擇性揭示底層和金屬線。本文主要對失效分析領(lǐng)域涉及芯片開封和去層的等離子技術(shù)進行簡要介紹
|
我們知道，在芯片失效分析領(lǐng)域，常見的開封方式，一般包括機械開封、化學開封以及激光開封.（具體可參看：常見芯片開封技術(shù)及儀器簡介）各種方式之間也各有不同的特點，但等離子開封因為其“慢工出細活”的特點，在高端芯片領(lǐng)域獲得了 其原理是通過電場功率將反應氣體離子化后與需要去除的材料接觸并產(chǎn)生化學反應而揮發(fā)。總體上屬于化學開封，也有同時采用化學和物理機制的。 優(yōu)點是沒有物理應力，精細化程度高，不攻擊敏感材料，可到達細孔凹陷部位。 缺點是速度慢，價格昂貴。 該領(lǐng)域的專用設備供應商主要來自歐洲和美國。 |
|
|
|
集成電路的芯片制造過程是通過掩模、光刻、離子注入、氣相沉積、電鍍、化學機械研磨（CMP）、腐蝕等多達幾十、上百道工序，在硅襯底表面生長出有著特定邏輯功能的物理圖形，這些物理圖形從材質(zhì)上包括Al、Cu、Ti、TiN和W等金屬材料，以及單晶Si和多晶Si、SiO2和Si3N4等非金屬材料[1]。
集成電路在制造、試驗和應用過程中不可避免地會因為制造工藝、測試和環(huán)境應力、用戶使用、壽命損耗等各種因素發(fā)生失效[2]。失效分析工程師需要通過各種方法定位失效位置，查找失效原因，剖析失效機理，在失效分析過程中需要對失效的集成電路進行去層解剖分析。芯片去層制備是在了解集成電路芯片制造工藝的基礎上，采用化學腐蝕、機械研磨、離子刻蝕等技術(shù)手段逐層去除芯片各物理層次結(jié)構(gòu)的過程。
集成電路芯片的去層制備過程包括對表層玻璃鈍化層的去除、金屬化層的去除、阻擋層的去除、中間介質(zhì)層的去除、底層多晶層的去除和有源區(qū)的制備。根據(jù)制造工藝和材料的差異，一般可以選用離子刻蝕、化學腐蝕和機械研磨等方法。目前反應離子刻蝕法（RIE）因為其獨特的優(yōu)勢已被設備制造商和FA實驗室廣泛，目前市場上相應品牌的產(chǎn)品也相當成熟，如日本SAMCO,英國Oxford等.以目前在國內(nèi)市占率較高的日本SAMCO為例：（代表機型10NR） |
|
1、可處理具有高選擇性和高縱橫比的各種材料
● Si（在埋入氧化物
● （BOX） 處的蝕刻停止）
● 氧化物
● 硼硅酸鹽玻璃 （BSG）、磷硅酸鹽玻璃 （PSG） 和硼磷硅酸鹽玻璃 （BPSG）
● 蝕刻停止在塊體 Si 處）
● 氮化物
● 金屬間電介質(zhì) （IMD）
● 層間電介質(zhì) （ILD）
● 低介電
● 聚酰亞胺
● 環(huán)氧的
● 高分子薄膜
2、鋁線成功暴露，沒有分層和侵蝕。該技術(shù)能夠?qū)碗s結(jié)構(gòu)的芯片進行逐層去鈍化和故障檢測。
3、System Lineup from Die to 300 mm for Plasma Decapsulation 適應最高到300mm的對象尺寸（4~12寸）
4、Endpoint Detection for Precise and Repeatable Etch Stop終點檢測，實現(xiàn)精確且可重復的蝕刻停止
|
為了實現(xiàn)可靠的去鈍化工藝，需要精確的蝕刻停止。Samco 提供用于去鈍化的可選終點點檢測系統(tǒng)。該系統(tǒng)能夠?qū)Πㄑ趸锖偷镌趦?nèi)的薄膜和透明薄膜進行精確的厚度監(jiān)測。它可實現(xiàn)可重復的全自動處理。 |
|
